如何仿真 PCB設(shè)計(jì)
如何仿真 PCB設(shè)計(jì)
每個(gè) PCB 都需要經(jīng)過一定程度的評估，然后才能投入大批量生產(chǎn)。設(shè)計(jì)通常會在制造和組裝過程中進(jìn)行電氣測試，但有一些機(jī)械和電氣行為的特殊領(lǐng)域，一旦電路板組裝完成，就很難在測試過程中量化。無需測試設(shè)計(jì)的每個(gè)方面，PCB仿真工具可用于在生產(chǎn)前計(jì)算電路板中的電氣行為。
為什么要使用 PCB仿真工具而不是測試一切？通常情況下，如果不構(gòu)建專門的測試板和夾具，就很難測試某些電氣特性。對于某些設(shè)計(jì)人員來說，設(shè)計(jì)的某些方面太昂貴而無法進(jìn)行測試。例如，在高速傳輸線路中全面測量信號行為所需的儀器成本可能高達(dá) 250,000 美元或更多。仿真工具允許設(shè)計(jì)人員計(jì)算他們可能需要在設(shè)計(jì)中測量的相同信號行為，并且通常在實(shí)際設(shè)置中使用直接來自 PCB布局的數(shù)據(jù)。在本概述中，我們將探討在 PCB設(shè)計(jì)軟件內(nèi)部和外部應(yīng)用程序中構(gòu)建和運(yùn)行 PCB仿真所涉及的一些重要點(diǎn)。
前端仿真與評估
PCB仿真始于設(shè)計(jì)項(xiàng)目的原理圖捕獲階段，其中 SPICE 仿真用作PCB設(shè)計(jì)的一部分。SPICE 仿真對于評估系統(tǒng)級電氣行為很重要，但作為設(shè)計(jì)過程的一部分，它們對于電路優(yōu)化也很有用。帶有內(nèi)置 SPICE 仿真包的原理圖捕獲軟件可以幫助您在執(zhí)行評估電氣行為所需的一些基本仿真時(shí)保持高效。
用于前端工程和仿真的 SPICE 包旨在執(zhí)行一組特定的分析：
直流掃描，其中輸入直流電壓掃描一系列值，并監(jiān)視其他節(jié)點(diǎn)的電壓和電流。
瞬態(tài)分析，或時(shí)域混合信號模擬；這是基本的時(shí)域模擬
AC 掃描或頻率掃描，其中 AC 信號的頻率隨時(shí)間變化
參數(shù)掃描，其中一組特定的組件參數(shù)在一系列值中掃描
零極點(diǎn)分析，其中穩(wěn)定性條件和瞬態(tài)振蕩頻率可以在單個(gè)圖形中可視化
一些帶有集成 SPICE 引擎的原理圖捕獲程序可用于更高級的仿真，例如噪聲分析和熱分析。
大多數(shù)設(shè)計(jì)人員可能熟悉使用 SPICE 來分析基本線性或非線性電路，但它們也可用于檢查實(shí)際組件，只要該組件有可用的 SPICE 子電路模型。可以根據(jù)組件輸入的輸入-輸出關(guān)系和邏輯條件為組件定制 SPICE 模型。這些模型可能由組件制造商提供，以便設(shè)計(jì)人員可以正確模擬組件與其他電路元件的行為。
SPICE 仿真可用于設(shè)計(jì)過程的多個(gè)階段，以驗(yàn)證重要電路中的電氣行為。設(shè)置 SPICE 仿真后，它可以在設(shè)計(jì)過程的不同階段多次運(yùn)行。完成 SPICE 模擬后，數(shù)據(jù)可以顯示在圖表中，以供進(jìn)一步檢查和分析。在此階段通常可以識別可能導(dǎo)致信號完整性問題的電氣行為，從而提供在繼續(xù)進(jìn)行 PCB布局之前修改設(shè)計(jì)的機(jī)會。
這些開關(guān)轉(zhuǎn)換器的 SPICE 仿真結(jié)果顯示了在非連續(xù)導(dǎo)通模式下運(yùn)行時(shí)存在毛刺。
雖然 SPICE 最常用于原理圖捕獲期間的前端仿真，但其他前端仿真工具（如 IBIS 模型和 Multisim 模型）也可用于仿真電路、組件甚至整個(gè)系統(tǒng)。初始設(shè)計(jì)完成并評估后，可以將其轉(zhuǎn)移到新的 PCB布局中并進(jìn)一步評估。
PCB疊層設(shè)計(jì)中的阻抗計(jì)算
一旦創(chuàng)建、模擬和評估了一組初始原理圖，就可以為裸板創(chuàng)建疊層并確定阻抗。需要準(zhǔn)確確定 PCB 疊層中高速網(wǎng)絡(luò)的阻抗，準(zhǔn)確度通常大于 95%。此處的目標(biāo)是采用您建議的疊層并使用它來確定確保互連具有所需目標(biāo)阻抗所需的走線寬度。雖然有一些公式可用于確定所需寬度的走線尺寸，但這些公式可能不準(zhǔn)確，并且需要更復(fù)雜的仿真來確定不同信號層上的單端走線和差分對的阻抗。
高級 PCB 疊層計(jì)算器將使用邊界元方法計(jì)算或方法矩計(jì)算來確定特定頻率下走線的阻抗。這些數(shù)值計(jì)算使確定特定阻抗所需走線寬度的過程自動(dòng)化；大多數(shù)計(jì)算器強(qiáng)制您使用 IPC-2141 中的過時(shí)公式，或者它們要求您手動(dòng)迭代走線寬度值，直到您碰巧達(dá)到目標(biāo)阻抗值。
可以使用內(nèi)置于最佳 PCB 層堆棧編輯器實(shí)用程序中的數(shù)值技術(shù)來計(jì)算走線寬度。
您的疊加編輯器需要使用一些重要參數(shù)來確定高頻阻抗：
銅粗糙度：此參數(shù)特定于制造工藝，它將有效增加走線中的趨膚效應(yīng)阻抗。
介電色散：該參數(shù)告訴您光速和損耗在 PCB 基板中的變化情況。
PCB設(shè)計(jì)工具中最好的 PCB 阻抗計(jì)算器實(shí)用程序?qū)ㄟ@些影響，以便可以非常準(zhǔn)確地確定阻抗。一旦確定了具有目標(biāo)阻抗（通常為 50 歐姆）的特定網(wǎng)絡(luò)所需的走線寬度，就可以將其設(shè)置為 PCB 布線實(shí)用程序中的設(shè)計(jì)規(guī)則。
PCB布局和布線期間的模擬
一旦完成組件放置并準(zhǔn)備好布線設(shè)計(jì)，如果在布局階段未評估設(shè)計(jì)，則可能會出現(xiàn)信號完整性問題。盡管您可能會遵循最佳布線實(shí)踐，但布局決定或布線決定仍有可能導(dǎo)致一些未預(yù)料到的信號完整性問題。這些潛在問題需要在布線階段而不是在設(shè)計(jì)完成時(shí)識別和糾正。等到設(shè)計(jì)完成才運(yùn)行信號完整性仿真會產(chǎn)生需要執(zhí)行大量重新布線的風(fēng)險(xiǎn)，但這可以通過在 PCB布局中進(jìn)行一些基于設(shè)計(jì)規(guī)則的簡單仿真來避免。
最好的 PCB布局和布線軟件將包括一個(gè)信號完整性引擎，允許您在布線時(shí)檢查信號中的過沖和下沖，而不是在設(shè)計(jì)結(jié)束時(shí)使用更高級的場解算器。這很重要，因?yàn)閷?shí)際布局的許多方面都會影響信號行為，即寄生效應(yīng)和無端接，無法在 SPICE 仿真中量化。最好的布線工具允許您將信號完整性要求定義為布線工具的一部分，并且您的設(shè)計(jì)軟件可以在您創(chuàng)建 PCB布局時(shí)自動(dòng)檢查一致性。
信號完整性模擬可用于在路由階段識別組上不需要的毛刺（過沖/下沖）。
在布局階段要在 PCB仿真中檢查的其他一些重要仿真指標(biāo)是反射和串?dāng)_。這兩者都可以使用 PCB 編輯器中的輕量級 2D 求解器進(jìn)行評估，結(jié)果可以在時(shí)域中的圖形上進(jìn)行可視化。這些功能非常適合快速識別關(guān)鍵網(wǎng)絡(luò)上的干擾（串?dāng)_模擬）或快速確定互連中的端接需求。也出現(xiàn)在 PCB布局仿真中的 SPICE 的一項(xiàng)重要功能是能夠使用參數(shù)掃描來迭代可能的終端值。這些結(jié)果可以顯示在一系列重疊曲線上以進(jìn)行比較。
仿真結(jié)果顯示了各種終端電阻如何影響高速信號的上升時(shí)間、延遲、過沖和下沖。
在清理設(shè)計(jì)并確保信號行為滿足性能指標(biāo)后，應(yīng)執(zhí)行布局后仿真以識別 PCB布局中的系統(tǒng)級設(shè)計(jì)缺陷。
布局后模擬
一旦 PCB布局完成，就可以使用布局后模擬再次驗(yàn)證設(shè)計(jì)。這些模擬在完成的 PCB布局內(nèi)運(yùn)行，以確保完成的設(shè)計(jì)與原始評估指標(biāo)相匹配。這可以像重新運(yùn)行之前在布局和布線中使用的一組模擬一樣簡單，而額外的模擬可用于量化潛在的熱和直流電源問題。完全評估設(shè)計(jì)可能需要其他布局后模擬，但這些可以通過場求解器應(yīng)用程序解決（見下文）。
在布局后評估的一些重要指標(biāo)是信號完整性指標(biāo)，如果您使用正確的 PCB設(shè)計(jì)軟件，這些指標(biāo)會編碼在您的設(shè)計(jì)規(guī)則和布線工具中。作為最終設(shè)計(jì)規(guī)則檢查的一部分，可以最后一次掃描設(shè)計(jì)以確保在完成布局的最后沖刺期間不會產(chǎn)生信號完整性問題（特別是過沖/下沖）。還應(yīng)使用關(guān)鍵網(wǎng)絡(luò)進(jìn)行波形仿真，以確保設(shè)計(jì)在阻抗控制網(wǎng)絡(luò)上具有低串?dāng)_和最小反射。
應(yīng)在完成的 PCB布局中執(zhí)行的一項(xiàng)簡單但重要的仿真是設(shè)計(jì) PDN 中的直流電源完整性分析。直流電源完整性側(cè)重于確保在整個(gè)設(shè)計(jì)中提供無電阻損耗的電源。過多的電阻損耗會導(dǎo)致高散熱，因此可以針對注意到高電流密度和電壓降的設(shè)計(jì)區(qū)域進(jìn)行更改。典型的解決方案是增加更多的銅，要么加厚銅箔，要么增加多邊形和走線的寬度。
PCB布局的直流電源完整性結(jié)果。
上圖中顯示的熱圖顯示了電路板上電源網(wǎng)絡(luò)中的電流密度分布。這些網(wǎng)絡(luò)承載不同級別的電流密度，高電流區(qū)域可能表示布局中可能產(chǎn)生高熱量的區(qū)域。在將設(shè)計(jì)送交最終評估和驗(yàn)收之前，可能需要修改這些區(qū)域。這種類型的模擬和其他類型的模擬允許在 PCB布局中快速識別和修復(fù)任何這些遺留問題。
更高級的 PCB 模擬
上面概述的模擬任務(wù)都可以在您的 PCB設(shè)計(jì)軟件中進(jìn)行。這些任務(wù)都涉及確保設(shè)計(jì)可以在完成之前最大程度地進(jìn)行評估和認(rèn)證。目標(biāo)是確保在提交設(shè)計(jì)以供簽核之前發(fā)現(xiàn)任何錯(cuò)誤，尤其是在將設(shè)計(jì)投入生產(chǎn)之前。
盡管在生產(chǎn)前完全模擬設(shè)計(jì)是理想的，但設(shè)計(jì)中的某些點(diǎn)取決于整個(gè)系統(tǒng)的構(gòu)造，并且在設(shè)計(jì)完成之前無法模擬它們。一些最突出的例子包括電源完整性、EMI/EMC、機(jī)械可靠性和熱管理。這些設(shè)計(jì)性能領(lǐng)域需要使用稱為場求解器的更高級應(yīng)用程序進(jìn)行模擬，該應(yīng)用程序可以求解控制這些物理現(xiàn)象的微分方程。在復(fù)雜系統(tǒng)中，多個(gè)物理現(xiàn)象相互關(guān)聯(lián)，需要作為多物理場問題一起模擬。先進(jìn)的 PCB設(shè)計(jì)軟件將包括允許將設(shè)計(jì)導(dǎo)入這些更先進(jìn)的仿真應(yīng)用程序的實(shí)用程序，以便可以評估和量化系統(tǒng)級物理現(xiàn)象。
可以使用場解算器應(yīng)用程序運(yùn)行的一些重要模擬包括：
整個(gè) PCB布局中的寄生提取
考慮寄生效應(yīng)的網(wǎng)絡(luò)參數(shù)模擬
近場和遠(yuǎn)場 EMI 仿真
PCB布局中的熱量產(chǎn)生和傳輸，包括進(jìn)入外殼
CFD 模擬計(jì)算和可視化整個(gè) PCB 及其外殼的氣流
針對特定組件和互連的機(jī)械振動(dòng)和疲勞模擬。
示例電熱聯(lián)合仿真結(jié)果。這些熱圖顯示了在 DC 操作期間 PCB 中的溫度和電流密度如何收斂到穩(wěn)定狀態(tài)。
最好的場解算器應(yīng)用程序?qū)⑹褂媚梢詮?nbsp;PCB設(shè)計(jì)工具導(dǎo)出的 PCB布局的真實(shí)模型。
豐樂壹博專業(yè)PCB設(shè)計(jì)、PCB Layout、PCBA一站式生產(chǎn)。
每個(gè) PCB 都需要經(jīng)過一定程度的評估，然后才能投入大批量生產(chǎn)。設(shè)計(jì)通常會在制造和組裝過程中進(jìn)行電氣測試，但有一些機(jī)械和電氣行為的特殊領(lǐng)域，一旦電路板組裝完成，就很難在測試過程中量化。無需測試設(shè)計(jì)的每個(gè)方面，PCB仿真工具可用于在生產(chǎn)前計(jì)算電路板中的電氣行為。
為什么要使用 PCB仿真工具而不是測試一切？通常情況下，如果不構(gòu)建專門的測試板和夾具，就很難測試某些電氣特性。對于某些設(shè)計(jì)人員來說，設(shè)計(jì)的某些方面太昂貴而無法進(jìn)行測試。例如，在高速傳輸線路中全面測量信號行為所需的儀器成本可能高達(dá) 250,000 美元或更多。仿真工具允許設(shè)計(jì)人員計(jì)算他們可能需要在設(shè)計(jì)中測量的相同信號行為，并且通常在實(shí)際設(shè)置中使用直接來自 PCB布局的數(shù)據(jù)。在本概述中，我們將探討在 PCB設(shè)計(jì)軟件內(nèi)部和外部應(yīng)用程序中構(gòu)建和運(yùn)行 PCB仿真所涉及的一些重要點(diǎn)。
前端仿真與評估
PCB仿真始于設(shè)計(jì)項(xiàng)目的原理圖捕獲階段，其中 SPICE 仿真用作PCB設(shè)計(jì)的一部分。SPICE 仿真對于評估系統(tǒng)級電氣行為很重要，但作為設(shè)計(jì)過程的一部分，它們對于電路優(yōu)化也很有用。帶有內(nèi)置 SPICE 仿真包的原理圖捕獲軟件可以幫助您在執(zhí)行評估電氣行為所需的一些基本仿真時(shí)保持高效。
用于前端工程和仿真的 SPICE 包旨在執(zhí)行一組特定的分析：
直流掃描，其中輸入直流電壓掃描一系列值，并監(jiān)視其他節(jié)點(diǎn)的電壓和電流。
瞬態(tài)分析，或時(shí)域混合信號模擬；這是基本的時(shí)域模擬
AC 掃描或頻率掃描，其中 AC 信號的頻率隨時(shí)間變化
參數(shù)掃描，其中一組特定的組件參數(shù)在一系列值中掃描
零極點(diǎn)分析，其中穩(wěn)定性條件和瞬態(tài)振蕩頻率可以在單個(gè)圖形中可視化
一些帶有集成 SPICE 引擎的原理圖捕獲程序可用于更高級的仿真，例如噪聲分析和熱分析。
大多數(shù)設(shè)計(jì)人員可能熟悉使用 SPICE 來分析基本線性或非線性電路，但它們也可用于檢查實(shí)際組件，只要該組件有可用的 SPICE 子電路模型。可以根據(jù)組件輸入的輸入-輸出關(guān)系和邏輯條件為組件定制 SPICE 模型。這些模型可能由組件制造商提供，以便設(shè)計(jì)人員可以正確模擬組件與其他電路元件的行為。
SPICE 仿真可用于設(shè)計(jì)過程的多個(gè)階段，以驗(yàn)證重要電路中的電氣行為。設(shè)置 SPICE 仿真后，它可以在設(shè)計(jì)過程的不同階段多次運(yùn)行。完成 SPICE 模擬后，數(shù)據(jù)可以顯示在圖表中，以供進(jìn)一步檢查和分析。在此階段通常可以識別可能導(dǎo)致信號完整性問題的電氣行為，從而提供在繼續(xù)進(jìn)行 PCB布局之前修改設(shè)計(jì)的機(jī)會。
這些開關(guān)轉(zhuǎn)換器的 SPICE 仿真結(jié)果顯示了在非連續(xù)導(dǎo)通模式下運(yùn)行時(shí)存在毛刺。
雖然 SPICE 最常用于原理圖捕獲期間的前端仿真，但其他前端仿真工具（如 IBIS 模型和 Multisim 模型）也可用于仿真電路、組件甚至整個(gè)系統(tǒng)。初始設(shè)計(jì)完成并評估后，可以將其轉(zhuǎn)移到新的 PCB布局中并進(jìn)一步評估。
PCB疊層設(shè)計(jì)中的阻抗計(jì)算
一旦創(chuàng)建、模擬和評估了一組初始原理圖，就可以為裸板創(chuàng)建疊層并確定阻抗。需要準(zhǔn)確確定 PCB 疊層中高速網(wǎng)絡(luò)的阻抗，準(zhǔn)確度通常大于 95%。此處的目標(biāo)是采用您建議的疊層并使用它來確定確保互連具有所需目標(biāo)阻抗所需的走線寬度。雖然有一些公式可用于確定所需寬度的走線尺寸，但這些公式可能不準(zhǔn)確，并且需要更復(fù)雜的仿真來確定不同信號層上的單端走線和差分對的阻抗。
高級 PCB 疊層計(jì)算器將使用邊界元方法計(jì)算或方法矩計(jì)算來確定特定頻率下走線的阻抗。這些數(shù)值計(jì)算使確定特定阻抗所需走線寬度的過程自動(dòng)化；大多數(shù)計(jì)算器強(qiáng)制您使用 IPC-2141 中的過時(shí)公式，或者它們要求您手動(dòng)迭代走線寬度值，直到您碰巧達(dá)到目標(biāo)阻抗值。
可以使用內(nèi)置于最佳 PCB 層堆棧編輯器實(shí)用程序中的數(shù)值技術(shù)來計(jì)算走線寬度。
您的疊加編輯器需要使用一些重要參數(shù)來確定高頻阻抗：
銅粗糙度：此參數(shù)特定于制造工藝，它將有效增加走線中的趨膚效應(yīng)阻抗。
介電色散：該參數(shù)告訴您光速和損耗在 PCB 基板中的變化情況。
PCB設(shè)計(jì)工具中最好的 PCB 阻抗計(jì)算器實(shí)用程序?qū)ㄟ@些影響，以便可以非常準(zhǔn)確地確定阻抗。一旦確定了具有目標(biāo)阻抗（通常為 50 歐姆）的特定網(wǎng)絡(luò)所需的走線寬度，就可以將其設(shè)置為 PCB 布線實(shí)用程序中的設(shè)計(jì)規(guī)則。
PCB布局和布線期間的模擬
一旦完成組件放置并準(zhǔn)備好布線設(shè)計(jì)，如果在布局階段未評估設(shè)計(jì)，則可能會出現(xiàn)信號完整性問題。盡管您可能會遵循最佳布線實(shí)踐，但布局決定或布線決定仍有可能導(dǎo)致一些未預(yù)料到的信號完整性問題。這些潛在問題需要在布線階段而不是在設(shè)計(jì)完成時(shí)識別和糾正。等到設(shè)計(jì)完成才運(yùn)行信號完整性仿真會產(chǎn)生需要執(zhí)行大量重新布線的風(fēng)險(xiǎn)，但這可以通過在 PCB布局中進(jìn)行一些基于設(shè)計(jì)規(guī)則的簡單仿真來避免。
最好的 PCB布局和布線軟件將包括一個(gè)信號完整性引擎，允許您在布線時(shí)檢查信號中的過沖和下沖，而不是在設(shè)計(jì)結(jié)束時(shí)使用更高級的場解算器。這很重要，因?yàn)閷?shí)際布局的許多方面都會影響信號行為，即寄生效應(yīng)和無端接，無法在 SPICE 仿真中量化。最好的布線工具允許您將信號完整性要求定義為布線工具的一部分，并且您的設(shè)計(jì)軟件可以在您創(chuàng)建 PCB布局時(shí)自動(dòng)檢查一致性。
信號完整性模擬可用于在路由階段識別組上不需要的毛刺（過沖/下沖）。
在布局階段要在 PCB仿真中檢查的其他一些重要仿真指標(biāo)是反射和串?dāng)_。這兩者都可以使用 PCB 編輯器中的輕量級 2D 求解器進(jìn)行評估，結(jié)果可以在時(shí)域中的圖形上進(jìn)行可視化。這些功能非常適合快速識別關(guān)鍵網(wǎng)絡(luò)上的干擾（串?dāng)_模擬）或快速確定互連中的端接需求。也出現(xiàn)在 PCB布局仿真中的 SPICE 的一項(xiàng)重要功能是能夠使用參數(shù)掃描來迭代可能的終端值。這些結(jié)果可以顯示在一系列重疊曲線上以進(jìn)行比較。
仿真結(jié)果顯示了各種終端電阻如何影響高速信號的上升時(shí)間、延遲、過沖和下沖。
在清理設(shè)計(jì)并確保信號行為滿足性能指標(biāo)后，應(yīng)執(zhí)行布局后仿真以識別 PCB布局中的系統(tǒng)級設(shè)計(jì)缺陷。
布局后模擬
一旦 PCB布局完成，就可以使用布局后模擬再次驗(yàn)證設(shè)計(jì)。這些模擬在完成的 PCB布局內(nèi)運(yùn)行，以確保完成的設(shè)計(jì)與原始評估指標(biāo)相匹配。這可以像重新運(yùn)行之前在布局和布線中使用的一組模擬一樣簡單，而額外的模擬可用于量化潛在的熱和直流電源問題。完全評估設(shè)計(jì)可能需要其他布局后模擬，但這些可以通過場求解器應(yīng)用程序解決（見下文）。
在布局后評估的一些重要指標(biāo)是信號完整性指標(biāo)，如果您使用正確的 PCB設(shè)計(jì)軟件，這些指標(biāo)會編碼在您的設(shè)計(jì)規(guī)則和布線工具中。作為最終設(shè)計(jì)規(guī)則檢查的一部分，可以最后一次掃描設(shè)計(jì)以確保在完成布局的最后沖刺期間不會產(chǎn)生信號完整性問題（特別是過沖/下沖）。還應(yīng)使用關(guān)鍵網(wǎng)絡(luò)進(jìn)行波形仿真，以確保設(shè)計(jì)在阻抗控制網(wǎng)絡(luò)上具有低串?dāng)_和最小反射。
應(yīng)在完成的 PCB布局中執(zhí)行的一項(xiàng)簡單但重要的仿真是設(shè)計(jì) PDN 中的直流電源完整性分析。直流電源完整性側(cè)重于確保在整個(gè)設(shè)計(jì)中提供無電阻損耗的電源。過多的電阻損耗會導(dǎo)致高散熱，因此可以針對注意到高電流密度和電壓降的設(shè)計(jì)區(qū)域進(jìn)行更改。典型的解決方案是增加更多的銅，要么加厚銅箔，要么增加多邊形和走線的寬度。
PCB布局的直流電源完整性結(jié)果。
上圖中顯示的熱圖顯示了電路板上電源網(wǎng)絡(luò)中的電流密度分布。這些網(wǎng)絡(luò)承載不同級別的電流密度，高電流區(qū)域可能表示布局中可能產(chǎn)生高熱量的區(qū)域。在將設(shè)計(jì)送交最終評估和驗(yàn)收之前，可能需要修改這些區(qū)域。這種類型的模擬和其他類型的模擬允許在 PCB布局中快速識別和修復(fù)任何這些遺留問題。
更高級的 PCB 模擬
上面概述的模擬任務(wù)都可以在您的 PCB設(shè)計(jì)軟件中進(jìn)行。這些任務(wù)都涉及確保設(shè)計(jì)可以在完成之前最大程度地進(jìn)行評估和認(rèn)證。目標(biāo)是確保在提交設(shè)計(jì)以供簽核之前發(fā)現(xiàn)任何錯(cuò)誤，尤其是在將設(shè)計(jì)投入生產(chǎn)之前。
盡管在生產(chǎn)前完全模擬設(shè)計(jì)是理想的，但設(shè)計(jì)中的某些點(diǎn)取決于整個(gè)系統(tǒng)的構(gòu)造，并且在設(shè)計(jì)完成之前無法模擬它們。一些最突出的例子包括電源完整性、EMI/EMC、機(jī)械可靠性和熱管理。這些設(shè)計(jì)性能領(lǐng)域需要使用稱為場求解器的更高級應(yīng)用程序進(jìn)行模擬，該應(yīng)用程序可以求解控制這些物理現(xiàn)象的微分方程。在復(fù)雜系統(tǒng)中，多個(gè)物理現(xiàn)象相互關(guān)聯(lián)，需要作為多物理場問題一起模擬。先進(jìn)的 PCB設(shè)計(jì)軟件將包括允許將設(shè)計(jì)導(dǎo)入這些更先進(jìn)的仿真應(yīng)用程序的實(shí)用程序，以便可以評估和量化系統(tǒng)級物理現(xiàn)象。
可以使用場解算器應(yīng)用程序運(yùn)行的一些重要模擬包括：
整個(gè) PCB布局中的寄生提取
考慮寄生效應(yīng)的網(wǎng)絡(luò)參數(shù)模擬
近場和遠(yuǎn)場 EMI 仿真
PCB布局中的熱量產(chǎn)生和傳輸，包括進(jìn)入外殼
CFD 模擬計(jì)算和可視化整個(gè) PCB 及其外殼的氣流
針對特定組件和互連的機(jī)械振動(dòng)和疲勞模擬。
示例電熱聯(lián)合仿真結(jié)果。這些熱圖顯示了在 DC 操作期間 PCB 中的溫度和電流密度如何收斂到穩(wěn)定狀態(tài)。
最好的場解算器應(yīng)用程序?qū)⑹褂媚梢詮?nbsp;PCB設(shè)計(jì)工具導(dǎo)出的 PCB布局的真實(shí)模型。
豐樂壹博專業(yè)PCB設(shè)計(jì)、PCB Layout、PCBA一站式生產(chǎn)。
標(biāo)簽：PCB設(shè)計(jì)
